Инженер по верификации ASIC (SSD)

Зарплата: 25-50 тыс. юаней/месяц *14 месяцев

Место работы: Циндао, Китай

 

Описание обязанностей

1. Ответственность за разработку планов верификации чипов/модулей с высокой степенью покрытия;

2. Использование методологии верификации SystemVerilog и UVM для модульного и полного функционального тестирования чипа

3. Анализ производительности и верификация с помощью симуляции, FPGA и эмулятора:

4. Выполнение пост-симуляционной работы с учетом временных характеристик;

5. Предоставление тестовых векторов для инженеров по тестированию чипов,

6. Использование кода прошивки (язык C) в чипе SOC для тестирования чипа

7. Помощь инженерам FPGA в настройке и адаптации среды верификации чипа/модуля

 

Требования:

1. Опыт работы в области верификации ASIC более двух лет

2. Свободное владение языками Systemverilog, Verilog

3. Опыт работы с методологиями верификации, такими как UVM, VMM;

4. Понимание методологии динамической случайной верификации CDV и умение использовать случайные методики для завершения модульного или системного уровня верификации

 

Необходимые навыки:

UVM/OVM, SoC, цифровая верификация