Место работы: Циндао, Китай

Заработная плата: 20-40kRMB/месяц*15 месяцев

Обязанности:

1.Проверить дизайн и реализацию на уровне модуля/подсистемы/чипа;

2. Определить объем проверки в соответствии со спецификацией и разработать план/цели проверки. 3. Разработка тестовой платформы с использованием метода случайной проверки (например, UVM), разработка тестового примера;

4. Создайте многоразовую платформу для проверки и разработайте IP-адрес для проверки.

5. Поддерживается проверка прототипа FPGA.

6. Позднее моделирование было выполнено с использованием списка соединений на уровне шлюза.

7.Поддержка тестирования до и после тестирования

Требования:

1. Бакалавр, магистр микроэлектроники, электронной техники или смежных специальностей;

2.Знаком с verilog/System-Verilog/UVM;

3.Знание инструментов EDA (Modelsim, NC-sim, VCS, verdi);

4. Опыт маломощного проектирования и проверки крупногабаритных цифровых схем.

5.Опыт работы со скриптовыми языками типа Perl/Python;

6. Знаком с архитектурой основной полосы частот 2G / 3G / 4G / 5G, предпочтительна архитектура ARM, AHB;

7. Предпочтителен опыт работы с высокоскоростным периферийным интерфейсом (PCIE/USB/MIPI/I2C);

8. Хорошее чтение на английском языке, коммуникативные способности и письменная база.