Место работы: Циндао, Китай

В этой роли вы сосредоточитесь на следующем:

Разработка подробных планов тестирования и покрытия на основе микроархитектуры

Разработать методологию проверки, подходящую для IP, обеспечив масштабируемую и переносимую среду.

Разработать среду проверки, включая все соответствующие компоненты, такие как стимулы, средства проверки, утверждения, средства отслеживания, покрытие.

Разработайте планы проверки для всех функций, находящихся под вашим контролем

Выполнение планов проверки, включая корректировку проекта, корректировку среды DV, регрессионное включение всех функций, находящихся под вашим контролем, и отладку сбоев тестирования.

Разработка тестовых стендов на уровне блоков, IP и SoC

Отслеживайте и сообщайте о прогрессе DV, используя различные показатели, включая ошибки и покрытие.

Разработайте среду моделирования смешанных сигналов и тесно сотрудничайте с группой аналогов, чтобы обеспечить полное отсутствие ошибок при проектировании смешанных сигналов.

Квалификация:

Степень магистра / бакалавра в области электротехники / электроники / вычислительной техники

Опыт работы от 0 до 5 лет в области проверки IP-проектов

Продвинутые знания SystemVerilog и UVM

Опыт разработки масштабируемых и переносимых тестовых стендов

Опыт работы с методологиями и инструментами проверки, такими как симуляторы, средства просмотра сигналов, автоматизация построения/запуска, сбор данных о покрытии, моделирование на уровне ворот

Опыт работы с методологией проверки смешанных сигналов для IP-адресов, таких как PHY, PLL и т. д.

Вместо знаний UVM необходимо знание C/C++ на опытном уровне.

Отличное знание одного из языков сценариев: Python, Perl, TCL

Знание методологии формальной проверки